運用傳統在電路測試器的生產測試, 和產品開發一樣都會遇到相似的問題:
·　細小的組件譬如SMTs 和BGAs都缺乏物理存取, 使板上的針難以探查。
·　為發展ICTs的測試裝置變得更長和更加昂貴。
·　由于日漸復雜的ICs, ICTs的試驗發展過程變得更長和更加昂貴。
·　設計師被迫提出大數量的測試點, 與小型化設計的目標直接沖突。
·　使用ICT去做在線編程, 速度慢, 效率低, 成本高。
現在的電子元件越來越小,管腳越來越密,更多的是沒有管腳外露的BGA/FQP/LPQ等封裝,這樣我們如何來判斷芯片焊接和電路版SMT的好壞呢? IEEE 定義邊界掃描1149.1 標準, 它是一個實施在IC水平, 為測試在PCB上的互相聯系的聯合方法。在80年代, 聯合測試行動小組(JTAG) 開發了一個為邊界掃描測試的規格,在1990 規范化了`并作為IEEE Std.1149.1-1990 。1993年, 一個對IEEE Std.1149.1標準的新修正推出(題為1149.1a), 并且它包含了許多闡明、更正, 和改進。1994 年, 包含描述的補充邊界掃描描述語言(BSDL) 增加了來標準。從那時候, 這個標準由全世界的主要電子公司采用。邊界掃描應用于大容量、高端消費品、電信產品、防御系統、計算機、外圍設備和航空電子學方面。現在, 因為它的經濟好處, 無法買得起昂貴的in-circuit 測試器的公司也使用邊界掃描。
基于IEEE1149.1/1149.5/6的標準,在JTAG原理基礎上,Corelis公司提供了一整套針對研發/生產/測試流程的邊界掃描測試工具(Boundary Scan Tools), 其產品更可以與多種ICT結合使用,來完成功能測試,從而提供板子的coverage report.

原理介紹：

一個典型的擁有邊界掃描電路板包括以下主要組分:
·　各種各樣邊界掃描組件如CPLDs, FPGAs 、Processors等, 連起來通過邊界掃描通路(scan path)。
·　非邊界掃描組件(群)。
·　各種類型的存儲設備。
·　FLASH組件。
·　透明組分譬如系列電阻或緩沖。
我們可以通過TDI輸入一系列0和1的測試向量，然后系統會根據每個含有邊界掃描信息的元件的BSDL文件定義，來判斷TDO的輸入信號是否跟預期一樣，從而達到定位錯誤的功能。邊界掃描測試軟件系統有: 測試腳本生成軟件TPG (Test Program Generator, TPG)根據測試目標板(Unit Under Test, UUT)的netlist 和BSDL 文件。 TPG自動地產生測試向量, 它為所有可用邊界掃描測試的元件進行故障檢測和隔離。TPG 也能為掛在JTAG鏈的在非邊界掃描組件產生測試向量。報表生成軟件 DFT提供測試覆蓋面報告,提供測試的覆蓋率。運行腳本軟件RUNNER 為邊界掃描測試和在線編程執行提供稱測試計劃(test plan)。 UUT自動應用測試向量文件(test vector file), 并且將它的結果與期望的值比較。在有檢測缺點的情況下, 系統診斷缺點和列出故障。測試也可以編程CPLDs 和閃存。并且支持其它格式的在線編程, 譬如SVF, JAM, J-Drive和STAPL。高級診斷軟件ADO，可以在有鼓掌和問題的時候，自動提示出引起fail的各種可能性。